• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ, der als Speicherbauelement mit 2-Bit-Betrieb mit asymmetrischer Programmierung arbeiten kann, wobei ein Umkehr-Selbstjustierungsprozess verwendet wird. DOLLAR A Erfindungsgemäß beinhaltet das Verfahren folgende Schritte: Bilden einer dielektrischen ONO-Schicht (500) und einer Pufferschicht mit einem Graben und Separieren der ONO-Schicht in zwei Teile durch selektives Entfernen eines freigelegten Teil derselben unter Verwendung erster Abstandshalter (710) als Ätzmaske; Bilden einer dielektrischen Gate-Schicht (800); Bilden einer leitfähigen Schicht (900) in einem Zwischenraum zwischen Innenwänden des Grabens; Entfernen der freigelegten dielektrischen Gate-Schicht und der Pufferschicht unter Verwendung der ersten Abstandshalter der Ätzschicht und selektives Entfernen eines Teils von jeder der separierten dielektrischen ONO-Schichtteile, wobei die ersten Abstandshalter als Ätzmaske verwendet werden. DOLLAR A Verwendung in der SONOS-Halbleiterspeichertechnologie.
    公开号:DE102004017164A1
    申请号:DE102004017164
    申请日:2004-03-31
    公开日:2004-10-28
    发明作者:Jeong-uk Suwon Han；Sung-Taeg Kang；Jong-Duk Lee；Yong-Kyu Lee；Byung-Gook Park
    申请人:Samsung Electronics Co Ltd；
    IPC主号:H01L21-8247
    专利说明:
    [0001] DieErfindung bezieht sich auf ein Verfahren zur Herstellung eines SONOS-Speichersvom Doppel-ONO-Typ, der als Speicherbauelement mit 2-Bit-Betriebmit asymmetrischer Programmierung arbeiten kann.
    [0002] Inden letzten Jahren wurden nicht-flüchtige Halbleiterspeicherbauelementein verschiedenen Anwendungen verwendet. Nicht-flüchtige HalbleiterspeicherbauelementekönnenDaten nicht nur elektrisch löschenund programmieren, sondern auch halten, selbst während einer Unterbrechung derLeistungsversorgung. Ein Beispiel für ein nicht-flüchtiges Halbleiterspeicherbauelementist ein Flash-Speicher.
    [0003] Herkömmlicherweisewurden Flash-Speicher vom Stapel-Gate-Typ entwickelt und in Serie hergestellt,bei denen floatende Gate-Elektroden und Steuergate-Elektroden gestapeltsind. Floatende Gate-Elektroden sind zum Programmieren von Ladungengedacht, und Steuergate-Elektrodendienen zum Steuern der floatenden Gate-Elektroden.
    [0004] DaKapazitätenvon Speicherbauelementen immer größer werden und die Anzahl anGate-Arrays zunimmt, die zur Bildung komplizierter Schaltkreise erforderlichsind, werden Techniken zur Bildung feiner Strukturen mit einer Linienbreiteunter 0,10μm unerlässlich.Wenngleich herkömmlichenicht-flüchtigeSpeicherzellen vom Stapel-Gate-Typ fortwährend herunterskaliert wurden,erreichen photolithographische und Ätzprozesse zur Bildung hyperfeinerBauelemente die technischen Grenzen. Das heißt, unter Beachtung von Skalierungswünschen wirddas Erzeugen einer Struktur, in der eine floatende Gate-Elektrodeund eine Steuergate-Elektrode gestapelt werden, aufgrund eines großen Stufenunterschiedsoder eines hohen Aspektverhältnisseskompliziert.
    [0005] Andererseitsmachte die Forschung über nicht-flüchtige SONOS(oderMONOS)-Zellen mit eingefangenen Ladungen Fortschritte, um Strukturen miteiner einzelnen Gate-Elektrode, wie MOSFETs, zu entwickeln.
    [0006] 1 stellt eine schematischeQuerschnittansicht einer typischen SONOS-Speicherzelle dar. Bezugnehmendauf 1 werden zur Bildungeiner SONOS(oder MONOS)-Zelle eine Source- und eine Drain-Elektrode 15 ineinem Halbleitersubstrat 10, wie einem p-Si-Substrat, erzeugt,und dann werden eine dielektrische Oxid-Nitrid-Oxid(ONO)-Schicht 20 undeine Gate-Elektrode 30 sequentiell auf dem Halbleitersubstrat 10 erzeugt.Die SONOS-Zelle verwendet die dielektrische ONO-Schicht 20 anstelleeiner Gate-Oxidschicht eines Transistors. In der SONOS-Zelle wirdeine floatende Gate-Elektrode zum Programmieren von Ladungen durchdie dielektrische ONO-Schicht 20 ersetzt. So werden Elektronen oderLöcherin eine Siliciumnitridschicht 23 der ONO-Schicht 20 injiziert,die sich als Sandwich zwischen dünnenSiliciumoxidschichten 21 und 25 der ONO-Schicht 20 befindet.
    [0007] Dadie dielektrische ONO-Schicht 20 etwa 10nm bis 20nm dickist, ist die Stufendifferenz nicht sehr groß. Daher ist ein Herunterskalierender SONOS-Zelle innerhalb einer erlaubten photolithographischenGrenze vergleichsweise einfach. Außerdem kann auf eine Anzahlzusätzlicher Prozesse,die mit den floatenden Gate-Elektroden zusammenhängen, verzichtet werden, wodurchder gesamte Fertigungsprozess vereinfacht wird.
    [0008] Zwischenzeitlichhaben seit einigen Jahren einige Hersteller SONOS-Speicher zur Erzielung hochintegrierternicht-flüchtigerSpeicherbauelemente eingeführt.Diese Hersteller haben vorgeschlagen und versucht, 2-Bit-SONOS-Speicherherzustellen, die eine asymmetrische Programmierung ohne floatendeGate-Elektroden verwenden.
    [0009] 2 ist ein schematischesDiagramm, das die Vorgängein einem typischen 2-Bit-Speicherbauelement darstellt, wenn eineSpannung VDS zwischen einer Drain-Elektrodeund einer Source-Elektrode in dem Speicherbauelement angelegt wird.
    [0010] Bezugnehmendauf 2 ermöglicht eseine 2-Bit-Speichertechnik, dass das 2-Bit-Speicherbauelement doppeltso hoch integriert ist wie ein herkömmliches Flash-Bauelement vomStapel-Gate-Typ mit der gleichen Fläche. Ein 2-Bit-Speichervorgang umfasst:(i) Injizieren von Elektronen in Vorwärtsrichtung in einen Bereicheiner Siliciumnitridschicht 23, der an einer Kante einerGate-Elektrode positioniert ist, indem eine hohe Spannung an eineSteuergate-Elektrode 30 und an einen Source- oder Drain-Übergang 15 einesTransistors angelegt wird, d.h. indem eine Kanalinjektion heißer Elektronen (channelhot electron injection, CHEI) verwendet wird, und (ii) Lesen vonDaten in Rückwärtsrichtung, indemeine Spannung an die Gate-Elektrode 30 und die andere derSource- und Drain-Elektrode angelegt wird.
    [0011] EinLöschvorgangumfasst das Anlegen einer hohen Spannung an einen Drain-Übergang 15 undErden der Gate-Elektrode 30 und eines Substratvolumens 10.So werden die programmierten Elektronen in der Siliciumnitridschicht 23 mitLöchernunter Verwendung von Band-zu-Band- Tunneln (BtBT) in einem Überlappungsbereichzwischen der Gate-Elektrode 30 undeinem Übergang 15 kombiniert.
    [0012] Beieinem asymmetrischen Ladungseinfangvorgang liegt, wenn die Linienbreiteder Gate-Elektrode relativ groß ist,ein ausreichender räumlicher Zwischenraumzwischen programmierten Einfangstellen vor, so dass bei dem 2-Bit-Betriebkein ernsthaftes Problem auftritt. Wenn die Linienbreite der Gate-Elektrode 30 jedochauf etwa 0,10μmoder weniger reduziert wird, könnensich die 2-Bit-Speichereigenschaften verschlechtern. Dies liegtdaran, dass die in der dielektrischen ONO-Schicht 20 durch die CHEI eingefangenenLadungen einen gewissen Grad an Dispersion aufweisen, was die Zeitdauerdes Vorgangs erhöht.
    [0013] In 3A stellt ein Teilbild innerhalbeines Diagramms ein Histogramm der räumlichen Verteilung von Ladungenin einem typischen SONOS dar, wobei die Ladungen nach einer Speicherprogrammierungin die Siliciumnitridschicht 23 injiziert werden. Die Änderungdes Drain-Stroms abhängigvon der Gate-Spannung in einer frischen Zelle und in einer bereitsprogrammierten Zelle ist im Diagramm von 3A dargestellt. 3B stellt eine Ladungshaltecharakteristikeines typischen SONOS dar, die aus einer Neuverteilung injizierterLadungen im Lauf der Betriebszeit (t) resultiert.
    [0014] Ineinem typischen SONOS werden beim Programmieren durch CHEI Ladungenin die Siliciumnitridschicht injiziert. Die Verteilungskurve derLadungen wird unter Verwendung eines Simulationsmodells erhalten,wie in 3A gezeigt. Dasheißt, dieLadungsverteilung sowohl einer frischen Zelle als auch einer programmiertenZelle wird durch Simulationsanpassung erhalten. Bezugnehmend auf 3B verschlechtert sich dieLadungshaltecharakteristik, da die injizierten Ladungen mit derZeit (t) neu verteilt werden. Die Abbaurate N(t) eines Verteilungsmittelpunktskann durch die in 3B gezeigteGleichung ausgedrücktwerden. Be zugnehmend auf 3B nimmtdie Höheder Verteilungskurve mit von t zu t' zunehmender Zeit ab, was den Grad anDispersion erhöht.
    [0015] Wennsich in einem SONOS Ladungen nach dem Programmieren zerstreuen undin einem mittigen Kanalbereich programmierte Ladungen bei Wiederholungvon Programmieren und Löschennicht vollständiggelöschtwerden, könnensich Restladungen auf dem Kanalbereich akkumulieren. Die akkumuliertenLadungen könnendie Lebensdauer des SONOS verschlechtern. In ähnlicher Weise können nacheiner Programmierung von Löcherladungenakkumulierte Löcherdie Lebensdauer des Bauelements beeinträchtigen.
    [0016] Die 4A und 4B sind graphische Darstellungen, welchedie Lebensdauer eines typischen SONOS darstellen. In den 4A und 4B ist die Änderung der Zellenschwellwertspannungmit der Anzahl von Programmier- und Löschzyklen dargestellt.
    [0017] In 4A sind ein Substratvolumenund eine Source-Elektrode einer SONOS-Zelle anfänglich geerdet. Nach Wiederholungvon Programmier- und Löschvorgängen wirddie in 4A gezeigte Lebensdauerkurveerhalten. Hierbei wird der Programmiervorgang durch Anlegen von11V und 6V an eine Gate- beziehungsweise eine Drain-Elektrode während 100μs durchgeführt, undder Löschvorgangwird durch Anlegen von 0V, 10V, 10V und 0V an die Gate-, die Drain-,die Source-Elektrode beziehungsweise das Substratvolumen während 100μs durchgeführt. EineKennlinie 41 bezeichnet einen Fall, in dem die Zelle eingeschaltetist, währendeine Kennlinie 45 einen Fall bezeichnet, in dem die Zelleausgeschaltet ist.
    [0018] In 4B sind im Vergleich zumFall von 4A lediglichdie Löschbedingungengeändert. Dasheißt,der Löschvorgangwird durch Anlegen von 0V, 10V, 4V und 0V an eine Gate-, eine Drain-,eine Source- Elektrodebeziehungsweise ein Substratvolumen durchgeführt. Hierbei wird ein elektrischesFeld zwischen der Source- und der Drain-Elektrode erzeugt, so dassdurch Band-zu-Band-Tunneln (BtBT) erzeugte Löcher effizient in einen mittigenKanalbereich injiziert werden können.Eine Kennlinie 43 bezeichnet einen Fall, in dem eine Zelleeingeschaltet ist, währendeine Kennlinie 47 einen Fall bezeichnet, in dem die Zelleausgeschaltet ist.
    [0019] Basierendauf diesen Ergebnissen kann geschlossen werden, dass ein Rest vonElektronendispersion in dem mittigen Kanalbereich auf einem bestimmtenNiveau existiert. Wenngleich die Möglichkeit besteht, dass dieVerteilung von Elektronen oder Löchernin einer dielektrischen ONO-Schichtdurch Optimierung von Prozessbedingungen oder durch eine geeigneteSteuerung der Ansteuerspannung minimal eingestellt werden kann,könnenimmer kürzereGate-Längendie 2-Bit-Eigenschaften nicht mehr sicherstellen.
    [0020] DerErfindung liegt als technisches Problem die Bereitstellung einesVerfahrens zur Herstellung eines SONOS-Speichers vom Doppel-ONO-Typzugrunde, mit dem sich die vorstehend erwähnten Schwierigkeiten ganzoder teilweise beheben lassen.
    [0021] DieErfindung löstdieses Problem durch die Bereitstellung eines Verfahrens zur Herstellungeines SONOS-Speichers mit den Merkmalen des Patentanspruchs 1, 4,13 oder 18. Dieses Verfahren ermöglichtdie Herstellung eines SONOS-Speichers mit stabilen 2-Bit-Eigenschaftenselbst dann, wenn die Linienbreite eines Speicher-Gates auf 0,10 μm oder wenigerreduziert wird.
    [0022] VorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    [0023] Vorteilhafte,nachfolgend beschriebene Ausführungsformender Erfindung sowie das zu deren besserem Verständnis vorstehend erläuterte,herkömmlicheAusführungsbeispielsind in den Zeichnungen dargestellt. Hierbei zeigen:
    [0024] 1 eine schematische Querschnittansicht einertypischen SONOS-Speicherzelle,
    [0025] 2 ein schematisches Diagramm,das Betriebsvorgängeeines typischen 2-Bit-Speicherbauelements darstellt,
    [0026] 3A ein Diagramm mit Kennliniendes Drain-Stroms in Abhängigkeitvon der Gate-Spannung und einer Verteilungskurve von Ladungen ineiner typischen SONOS-Zelle, die nach einem Programmiervorgang ineine Siliciumnitridschicht injiziert wurden,
    [0027] 3B eine schematische Darstellungzur Illustration einer Ladungshaltecharakteristik einer typischenSONOS-Zelle, die aus einer Neuverteilung injizierter Ladungen mitder Zeit resultiert,
    [0028] 4A und 4B graphische Darstellungen von Lebensdauerkurveneiner typischen SONOS-Zelle,
    [0029] 5A bis 5K schematische Querschnittansichten,die einen SONOS-Speichervom Doppel-ONO-Typ gemäß einerersten Ausführungsform derErfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
    [0030] 6A bis 6J schematische Querschnittansichten,die einen SONOS-Speichervom Doppel-ONO-Typ gemäß einerzweiten Ausführungsform derErfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
    [0031] 7A bis 7K schematische Querschnittansichten,die einen SONOS-Speichervom Doppel-ONO-Typ gemäß einerdritten Ausführungsform derErfindung in aufeinanderfolgenden Herstellungsstufen darstellen,
    [0032] 8A bis 8J schematische Querschnittansichten,die einen SONOS-Speichervom Doppel-ONO-Typ gemäß einervierten Ausführungsform derErfindung in aufeinanderfolgenden Herstellungsstufen darstellen,und
    [0033] 9A und 9B Diagramme von Ladungsverteilungenunter Verwendung eines Simulationsmodells, welche Vorteile des SONOS-Speichers vom Doppel-ONO-Typgemäß den Ausführungsformen derErfindung erläutern.
    [0034] Nunmehrwird die Erfindung im Folgenden vollständiger unter Bezugnahme aufdie begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformender Erfindung gezeigt sind, ohne die Erfindung auf diese Ausführungsformenzu beschränken.In den Zeichnungen ist die Dicke von Schichten und Bereichen zwecksDeutlichkeit übertriebendargestellt. Es versteht sich außerdem, dass wenn eine Schichtals "auf" einer anderen Schicht odereinem Substrat liegend bezeichnet wird, diese direkt auf der anderenSchicht oder dem Substrat liegen kann oder auch zwischenliegendeSchichten vorhanden sein können.Des Weiteren versteht es sich, dass wenn eine Schicht als "unter" einer anderen Schichtliegend bezeichnet wird, diese direkt darunter liegen kann und aucheine oder mehrere zwischenliegende Schicht vorhanden sein können. Außerdem verstehtes sich auch, dass wenn eine Schicht als "zwischen" zwei Schichten liegend bezeichnet wird,diese die einzige Schicht zwischen den zwei Schichten sein kannoder auch eine oder mehrere zwischenliegende Schichten vorhandensein können.
    [0035] GleicheBezugszeichen beziehen sich durchgehend auf identische oder jedenfallsfunktionell äquivalenteElemente.
    [0036] DieNitridschicht in den dielektrischen ONO-Schichten ist für den Zweckdes Ladungseinfangs gedacht. Derartige Ladungseinfangschichten weisenLadungseinfangstellen auf, die sowohl für Elektronen als auch für Löcher einegute Ladungseinfangfähigkeitbesitzen. Wenngleich die exemplarischen Ausführungsformen der Erfindungunter Verwendung der Nitridschicht, z.B. einer Siliciumnitridschicht,als Ladungseinfangschicht nachstehend beschrieben sind, kann jedesbeliebige andere isolierende Material mit einer Ladungseinfangeigenschaft alsLadungseinfangschicht verwendet werden und fällt auch in den Umfang dieserErfindung. Zum Beispiel kann auch eine Oxidschicht mit Defekten,eine Al2O3-Schichtetc. als Ladungseinfangschicht verwendet werden.
    [0037] DieErfindung wird nunmehr vollständiger unterBezugnahme auf die begleitenden Zeichnungen beschrieben, in denenbevorzugte Ausführungsformender Erfindung gezeigt sind.
    [0038] Gemäß Ausführungsformender Erfindung beinhaltet ein 2-Bit-SONOS-Speicher im Sub-100nm-Bereich, der CHEIverwendet, zwei Bereiche von dielektrischen ONO-Schichten, die unter einerGate-Elektrode angeordnet und physikalisch voneinander getrenntsind, um die Dispersion von Elektronen oder Löchern geeignet einzustellen,die währendwiederholten Programmier- und Löschzyklenerzeugt werden. So kann durch geeignetes Einstellen der Dicke einerGate-Oxidschicht, die auf einem Bereich eines Substrats zwischenden zwei separierten dielektrischen ONO-Schichten ausgebildet ist,ein Kurzkanal-Phänomenminimiert werden.
    [0039] Außerdem stellendie Ausführungsformen derErfindung eine Serie von Prozessverfahren zur Herstellung eines2-Bit-SONOS-Speichers der nächstenGeneration mittels eines Umkehr-Selbstjustierungsprozesses unterVerwendung von Abstandshaltern bereit. Dies führt zu Lösungen nicht nur bezüglich desJustierungsfehlers zwischen einer Gate-Elektrode und einer dielektrischen ONO-Schicht,der mit einer Reduktion der Gate-Linienbreite problematischer wird,sondern auch bezüglichBeschränkungenhinsichtlich der minimalen Linienbreite, die für Photolithographie erforderlichist. Außerdemkann eine dielektrische ONO-Schicht, die unter einer Gate-Elektrodeanzuordnen ist, so in zwei Bereiche separiert werden, dass sie einegenau symmetrische Struktur bildet.
    [0040] DieAusführungsformender Erfindung könnengemäß strukturellenTypen in zwei Gruppen eingeteilt werden. Die erste Gruppe gehört zu einerEinzel-Gate-Struktur, bei der die Gate-Gesamtabmessung die gleichewie in einer herkömmlichenStruktur bleibt und die dielektrische ONO-Schicht in zwei Teile anstelle einereinzelnen dielektrischen ONO-Schicht inder herkömmlichenStruktur separiert wird. Die zweite Gruppe gehört zu einer Dreifach-Gate-Struktur,bei der die Linienbreite und die Gate-Gesamtabmessung die gleichenwie jene des Einzelgate-SONOS sind. Die Dreifach-Gate-Struktur beinhaltetzwei Gate-Elektroden, die auf zwei separierten dielektrischen ONO-Schichtenangeordnet sind, sowie eine dritte (zwischenliegende) Gate-Elektrode,die auf einer Siliciumoxidschicht ausgebildet ist, die zwischen denzwei separierten dielektrischen ONO-Schichten angeordnet ist. Inder Dreifach-Gate-Strukturkönnen verschiedeneSpannungshöhenan die drei Gate-Elektrodenangelegt werden.
    [0041] Die 5A bis 5K sind schematische Querschnittansichten,welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typgemäß einer erstenAusführungsformder Erfindung darstellen.
    [0042] Bezugnehmendauf 5A wird als Ausgangsmaterialzur Herstellung eines SONOS-Speichers ein p-leitendes Substrat bereitgestellt.Zum Beispiel wird, wie in 5A gezeigt,ein Silicium(120)-auf-Isolator(110)(SOI)-Substratbereitgestellt. Hierbei zeigt das SOI-Substrat eine Leitfähigkeitvom p-Typ und dient als ein p-leitendes Substrat. Ein typischesSilicium-Volumensubstrat kann jedoch alternativ zu dem SOI-Substrat verwendetwerden. Danach wird unter Verwendung einer Bauelementisolationstechnikein Feldbereich auf der Siliciumschicht 120 gebildet, umeinen aktiven Bereich zu definieren. Die Bauelementisolationstechnikkann zum Beispiel eine Isolation mit flachem Graben, eine Isolationmit selbstjustiertem flachem Graben oder eine LOCOS-Technik sein.
    [0043] Bezugnehmendauf 5B wird eine dielektrischeOxid-Nitrid-Oxid(ONO)-Schicht 500 aufeinem Si-Kanalbereich der Siliciumschicht 120 gebildet.Die dielektrische ONO-Schicht 500 kann mittels eines bekanntenVerfahrens erzeugt werden und beinhaltet im Wesentlichen eine Siliciumoxidschicht 500a,eine Siliciumnitridschicht 500b und eine Siliciumoxidschicht 500c,die sequentiell gestapelt werden. Jede der Siliciumoxidschichten 500a und 500c kannaus einer thermischen Oxidschicht, einer Schicht aus einer chemischenGasphasenabscheidung (CVD) oder einer Kombination derselben gebildetwerden. Danach könnendie Siliciumoxidschichten 500a und 500c thermischbehandelt werden, um eine dichte und stabile resultierende Strukturzu erhalten. Hierbei kann die thermische Behandlung bei einer Temperaturvon etwa 700°Cbis 1100°Cdurchgeführtwerden.
    [0044] Aufder gesamten Oberflächeder dielektrischen ONO-Schicht 500 kann eine Pufferschicht 600 gebildetwerden. Danach wird die Pufferschicht 600 unter Verwendungvon photolithographischen und Ätzprozessenstrukturiert, um so einen Graben 601, der einen länglichenoberen Bereich der dielektrischen ONO-Schicht 500 freilegt,in der Pufferschicht 600 zu erzeugen. Der Ätzprozesskann ein isotroper Ätzprozessoder ein anisotroper Ätzprozesssein.
    [0045] DiePufferschicht 600 wird zur physikalischen Separation derdielektrischen ONO-Schicht 500 des SONOS in zwei Teileverwendet und später wiederselektiv entfernt. Demgemäß wird diePufferschicht 600, um als eine geeignete Opferschicht zu dienen,vorzugsweise aus einem isolierenden Material mit einer ausreichenden Ätzselektivität bezüglich derdielektrischen ONO-Schicht 500 gebildet.
    [0046] Bezugnehmendauf 5C werden erste leitfähige Abstandshalter 700 anden Innenwänden desGrabens 601 erzeugt. Um die ersten leitfähigen Abstandshalter 700 zuerzeugen, wird ein leitfähiges Materialmit einer vorgegebenen Dicke aufgebracht und dann unter Verwendungeines Rückätzprozessesanisotrop geätzt.Das leitfähigeMaterial fürdie ersten leitfähigenAbstandshalter 700 besteht zum Beispiel aus leitfähigem Polysiliciumoder leitfähigem amorphemSilicium, die verbreitet füreine Gate-Elektrode eines SONOS verwendet werden. Um dem Polysiliciumoder amorphen Silicium Leitfähigkeitzu verleihen, kann des Weiteren ein Ionenimplantationsprozess ausgeführt werden,oder es kann eine Dotierung in-situ während des Depositionsprozesses durchgeführt werden.
    [0047] Bezugnehmendauf 5D wird ein Bereich derdielektrischen ONO-Schicht 500,der nach der Bildung der ersten leitfähigen Abstandshalter 700 weiterhinfreiliegt, unter Verwendung der ersten leitfähigen Abstandshalter 700 als Ätzmaskeentfernt. Vorzugsweise wird ein anisotroper Ätzprozess verwendet, um dieLinienbreite des entfernten Bereichs fein zu steuern. Die Linienbreitedes geätztenBereichs wird durch die Linienbreite des Grabens 601 unddie Linienbreite der ersten leitfähigen Abstandshalter 700 bestimmt.Der Ätzprozessermöglicht, dassdie Siliciumschicht 120 des SOI-Substrats freigelegt wird.Als Folge wird ein mittiger Bereich der dielektrischen ONO-Schicht 500 entfernt,wodurch die dielektrische ONO-Schicht 500 in zwei Teilesepariert wird.
    [0048] Bezugnehmendauf 5E wird auf derSiliciumschicht 120 und der in 5D gezeigten resultierenden Struktureine dielektrische Gate-Schicht 800 gebildet.Die dielektrische Gate-Schicht 800 kann zum Beispiel ausSiliciumoxid unter Verwendung thermischer Oxidation oder CVD gebildetwerden. Die dielektrische Gate-Schicht 800 wird entlang desProfils der ersten leitfähigenAbstandshalter 700 derart gebildet, dass ein konkaver Bereich 801 zwischenden ersten leitfähigenAbstandshaltern 700 erzeugt wird. Die dielektrische Gate-Schicht 800 kann imWesentlichen als Gate-Oxidschicht zwischen den zwei separiertendielektrischen ONO-Schichten verwendet werden. Außerdem kanndurch Einstellen der Dicke der dielektrischen Gate-Schicht 800 einKurzkanaleffekt in dem SONOS reduziert werden.
    [0049] Bezugnehmendauf 5F wird ganzflächig einenicht gezeigte, zweite leitfähigeSchicht auf der dielektrischen Gate-Schicht 800 gebildet,um den konkaven Bereich 801 zu füllen, d.h. eine Lücke zwischenden ersten leitfähigenAbstandshaltern 700. Die zweite leitfähige Schicht kann aus verschiedenen leitfähigen Materialienerzeugt werden, zum Beispiel leitfähigem Polysilicium oder amorphemSilicium. Um dem Polysilicium oder amorphem Silicium Leitfähigkeitzu verleihen, kann des Weiteren ein Ionenimplantationsprozess ausgeführt werden,oder es kann währenddes Depositionsprozesses eine In-situ-Dotierung durchgeführt werden.Danach wird die zweite leitfähigeSchicht unter Verwendung eines Rückätzprozessesgeätzt,um eine zweite leitfähigeSchicht 900 zu bilden, wie in 5F gezeigt, deren Oberseite auf einemniedrigeren Niveau liegt als die Oberseite der ersten leitfähigen Abstandshalter 700 unddie auf das Innere des Grabens 601 bzw. konkaven Bereichs 801 begrenztist. Der Rückätzprozesskann einen anisotropen Ätzprozessoder CMP oder beides verwenden. Dieser Rückätzprozess legt außerdem diedielektrische Gate-Schicht 800 beidseits der zweiten leitfähigen Schicht 900 frei.
    [0050] Bezugnehmendauf 5G wird ein Teilder dielektrischen Gate-Schicht 800, der nicht von der zweitenleitfähigenSchicht 900 bedeckt ist, selektiv entfernt, um die Oberseiteder ersten leitfähigenAbstandshalter 700 und die Oberseite der Pufferschicht 600 freizulegen.Hierbei kann der Ätzprozessaus einem ersten Nassätzprozessbestehen. Danach wird die Pufferschicht 600, die durchdie selektive Entfernung eines Teils der dielektrischen Gate-Schicht 800 freigelegtist, ebenfalls selektiv entfernt, bis die Oberseite der dielektrischenONO-Schicht 500 freigelegt ist. Um eine selektive Entfernungsicherzustellen, wird die Pufferschicht 600 vorzugsweiseaus einem Material mit einer ausreichenden Ätzselektivität bezüglich derersten leitfähigenAbstandshalter 700 und der zweiten leitfähigen Schicht 900 gebildet.Zum Beispiel kann dieser Ätzprozessaus einem zweiten Nassätzprozessbestehen, der sich von dem ersten Nassätzprozess unterscheidet. Sowird ein Teil der dielektrischen ONO-Schicht 500 freigelegt, deran die ersten leitfähigenAbstandshalter 700 angrenzt.
    [0051] Bezugnehmendauf 5H wird der Teilder dielektrischen ONO-Schicht 500, der nicht von den erstenleitfähigenAbstandshaltern 700 bedeckt ist, unter Verwendung der erstenleitfähigenAbstandshalter 700 und der zweiten leitfähigen Schicht 900 als Ätzmaskeselektiv entfernt. So werden dielektrische Doppel-ONO-Schichten 500 desSONOS strukturiert. Diese dielektrischen Doppel-ONO-Schichten 500 bildeneine symmetrische Struktur durch einen Umkehr-Selbstjustierungsprozess,der die ersten leitfähigenAbstandshalter 700 und die Pufferschicht 600 verwendet.Da die dielektrische Gate-Schicht 800 zwischen den dielektrischenDoppel-ONO-Schichten 500 positioniert ist, ist die dielektrischeONO-Schicht 500 physikalischin zwei Bereiche separiert.
    [0052] Bezugnehmendauf 5I werden Störstellenionenin die Siliciumschicht 120 des SOI-Substrats implantiert,die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500 freigelegtist, um so eine erste Diffusionsschicht 121 zu bilden.Wenn die Siliciumschicht 120 aus einem p-leitenden Substratbesteht, kann die erste Diffusionsschicht 121 aus n-leitendenStörstellenionengebildet werden, und wenn die Siliciumschicht 120 aus einemn-leitenden Substrat besteht, kann die erste Diffusionsschicht 121 ausp-leitenden Störstellenionengebildet werden.
    [0053] Bezugnehmendauf 5J werden zweite isolierendeAbstandshalter 750 an den freigelegten Seitenwänden derersten leitfähigenAbstandshalter 700 gebildet. Die zweiten isolierenden Abstandshalter 750 werdenaus einem isolierenden Material, wie Siliciumnitrid oder Siliciumoxid,unter Verwendung thermischer Oxidation oder CVD gefolgt von einem anisotropen Ätzprozessgebildet. Unter Verwendung der zweiten isolierenden Abstandshalter 750 alsIonenimplantationsmaske werden Störstellenionen in die freigelegteerste Diffusionsschicht 121 implantiert, wodurch eine zweiteDiffusionsschicht 125 gebildet wird. Die erste Diffusionsschicht 121 unddie zweite Diffusionsschicht 125 dienen zusammen als eineSource- und eine Drain-Elektrode einer SONOS-Speicherzelle.
    [0054] Bezugnehmendauf 5K wird eine erste Silicidschicht 910 gebildet,um die ersten leitfähigen Abstandshalter 700 unddie zweite leitfähigeSchicht 900 elektrisch zu verbinden, und eine zweite Silicidschicht 920 wirdgebildet, die überdie zweite Diffusionsschicht 125 mit der ersten Diffusionsschicht 121 elektrischverbunden ist. Wenn die ersten leitfähigen Abstandshalter 700 unddie zweite leitfähigeSchicht 900 vorzugsweise aus leitfähigem Polysilicium gebildetwerden, werden die erste Silicidschicht 910 und die zweiteSilicidschicht 920 selektiv unter Verwendung eines Silicidierungsprozessesgebildet.
    [0055] Danachkönnennachfolgende Prozesse gemäß typischenVerfahren zur Herstellung eines Halbleiterbauelements folgen.
    [0056] Somitresultieren die zuvor beschriebenen Prozesse in der Bildung vonzwei separierten und symmetrischen dielektrischen Doppel-ONO-Schichten 500,wie in 5K gezeigt. Sokann die Dispersion von Elektronen und Löchern, die während Programmier-und Löschvorgängen erzeugtwerden, geeignet einstellt werden. Außerdem kann die dielektrischeGate-Schicht 800, die zwischen den beiden Teilen der dielektrischenONO-Schicht 500 ausgebildet ist, als eine Gate-Oxidschichtfür diezweite leitfähige Schicht 900 fungieren.Hierbei kann die Dicke der dielektrischen Gate-Schicht 800 unabhängig vonder Dicke der dielektrischen ONO-Schicht 500 eingestellt werden.Somit kann ein Kurzkanalphänomenreduziert werden, da die Dicke der dielektrischen Gate-Schicht 800 oderder Gate-Oxidschicht geeignet eingestellt werden kann.
    [0057] DesWeiteren wird in der unter Bezugnahme auf die 5A bis 5K beschriebenenersten Ausführungsformein Umkehr-Selbstjustierungsprozess verwendet, um so photolithographischeBeschränkungender minimalen Linienbreite zu überwinden.Somit könnendie symmetrischen dielektrischen Doppel-ONO-Schichten 500 effektivgebildet werden.
    [0058] Einezweite Ausführungsformbezieht sich anders als die erste Ausführungsform auf ein SONOS-Speicherbauelementvom Dreifach-Gate-Typ. Die 6A bis 6J sind schematische Querschnittansichten,die einen SONOS-Speicher vom Doppel-ONO-Typ gemäß der zweiten Ausführungsform derErfindung darstellen. Die gleichen Bezugszeichen in der ersten undder zweiten Ausführungsform beziehensich jeweils auf gleiche oder jedenfalls funktionell äquivalenteElemente.
    [0059] Bezugnehmendauf 6A wird, wie unter Bezugnahmeauf 5A beschrieben,ein Silicium(120)-auf-Isolator(110)-Substrat alsAusgangsmaterial zur Herstellung eines SONOS-Speichers präpariert.Danach wird, wie unter Bezugnahme auf 5B beschrieben,eine dielektrische ONO-Schicht 500 für einen Speicher auf einemSi-Kanalbereich der Siliciumschicht 120 gebildet.
    [0060] Aufder dielektrischen ONO-Schicht 500 wird eine erste leitfähige Schicht 550 erzeugt.Die erste leitfähigeSchicht 550 kann aus verschiedenen leitfähigen Materialienerzeugt werden, zum Beispiel aus leitfähigem Polysilicium oder amorphemSilicium. Wie unter Bezugnahme auf 5B beschrieben, wirdeine Pufferschicht 600 auf der gesamten Oberfläche derersten leitfähigenSchicht 550 erzeugt. Danach wird die Pufferschicht 600 unterVerwendung von photolithographischen und Ätzprozessen strukturiert, umso einen Graben 601 zu bilden, der einen länglichenTeil der Oberseite der ersten leitfähigen Schicht 550 inder Pufferschicht 600 freilegt.
    [0061] Bezugnehmendauf 6B werden erste isolierendeAbstandshalter 701 an den Innenwänden des Grabens 601 gebildet.Die ersten isolierenden Abstandshalter 701 werden vorzugsweiseaus einem isolierenden Material gebildet, das sich von demjenigender Pufferschicht 600 unterscheidet und eine ausreichende Ätzselektivität bezüglich derPufferschicht 600 aufweist. Um die ersten isolierendenAbstandshalter 710 zu bilden, wird ein isolierendes Materialmit einer vorgegebenen Dicke aufgebracht und dann unter Verwendungeines Rückätzprozessesanisotrop geätzt.
    [0062] Bezugnehmendauf 6C werden ein Teil derersten leitfähigenSchicht 550, der durch die ersten isolierenden Abstandshalter 710 freigelegtist, und dann ein Teil der dielektrischen ONO-Schicht 500,der sich ursprünglichunter der ersten leitfähigen Schicht 550 befindet,unter Verwendung der ersten isolierenden Abstandshalter 710 als Ätzmaskeentfernt. Vorzugsweise wird ein anisotroper Ätzprozess verwendet, um dieLinienbreite der entfernten Teile fein zu steuern. Die Linienbreitedes geätztenTeils ist durch die Linienbreite des Grabens 601 und dieLinienbreite der ersten isolierenden Abstandshalter 710 festgelegt.Der Ätzprozessermöglicht,dass die Siliciumschicht 120 des SOI-Substrats freigelegtwird.
    [0063] Bezugnehmendauf 6D wird, wie auch unterBezugnahme auf 5E beschrieben,eine dielektrische Gate-Schicht 800 auf der Siliciumschicht 120 derartgebildet, dass ein konkaver Bereich 801 zwischen den erstenisolierenden Abstandshaltern 710 erzeugt wird.
    [0064] Bezugnehmendauf 6E wird, wie auch unterBezugnahme auf 5F beschrieben,eine nicht gezeigte, zweite leitfähige Schicht über dergesamten dielektrischen Gate-Schicht 800 gebildet, um denkonkaven Bereich 801 zu füllen, d.h. eine Lücke zwischenden ersten isolierenden Abstandshaltern 710. Die zweiteleitfähigeSchicht wird vorzugsweise aus leitfähigem Silicium gebildet. Danachwird die zweite leitfähigeSchicht unter Verwendung eines Rückätzprozessesgeätzt,um die in 5F gezeigte zweiteleitfähigeSchicht 900 zu bilden. Der Ätzvorgang wird ausgeführt, bissich die Oberseite der zweiten leitfähigen Schicht 900 aufeinem niedrigeren Niveau als die Oberseite der ersten isolierendenAbstandshalter 710 befindet. Dieser Ätzschritt legt außerdem diedielektrische Gate-Schicht 800 beidseits der zweiten leitfähigen Schicht 900 frei.Der Rückätzprozesskann einen anisotropen Ätzprozessoder CMP oder beides verwenden.
    [0065] Bezugnehmendauf 6F wird eine isolierendeDeckschicht 950 auf der zweiten leitfähigen Schicht 900 gebildetund mit der freigelegten dielektrischen Gate-Schicht 800 verbunden.Wenn die zweite leitfähigeSchicht 900 vorzugsweise aus leitfähigem Polysilicium gebildetwird, dann kann die isolierende Deckschicht 950 durch Oxidierender Oberseite der zweiten leitfähigenSchicht 900 bis zu einer vorgegebenen Tiefe erzeugt werden.
    [0066] Bezugnehmendauf 6G wird ein Teilder dielektrischen Gate-Schicht 800, der an jeder Seite derisolierenden Deckschicht 950 freiliegt, selektiv entfernt,um die Oberseite der ersten isolierenden Abstandshalter 710 unddie Oberseite der Pufferschicht 600 freizulegen. Hierbeikann der Ätzprozess auseinem ersten Nassätzprozessbestehen. Danach wird auch die Pufferschicht 600, die durchdie ersten isolierenden Abstandshalter 710 nach der selektiven Entfernungeines Teils der dielektrischen Gate-Schicht 800 freigelegtist, selektiv entfernt, bis die Oberseite der ersten leitfähigen Schicht 550 freigelegtist. Hierbei wird die Pufferschicht 600 vorzugsweise miteiner ausreichenden Ätzselektivität bezüglich derersten isolierenden Abstandshalter 710 und der isolierendenDeckschicht 950 entfernt. Dieser Ätzprozess kann zum Beispielaus einem zweiten Nassätzprozessbestehen, der sich von dem ersten Nassätzprozess unterscheidet.
    [0067] Bezugnehmendauf 6H wird der Teilder ersten leitfähigenSchicht 550, der durch die ersten isolierenden Abstandshalter 70 freigelegtist, unter Verwendung der ersten isolierenden Abstandshalter 710 als Ätzmaskeselektiv entfernt. So wird die erste leitfähige Schicht 550 strukturiert,und aus den strukturierten Bereichen der ersten leitfähigen Schicht 550 werdeneine erste Gate-Elektrode 551 und eine zweite Gate-Elektrode 553.
    [0068] EinTeil der dielektrischen ONO-Schicht 500, der benachbartzu der ersten Gate-Elektrode 551 und der zweiten Gate-Elektrode 553 freigelegtist, wird dann selektiv entfernt. So werden, wie auch bei 5H beschrieben, dielektrischeDoppel-ONO-Schichten 500 des SONOS strukturiert. Danachwerden, wie auch unter Bezugnahme auf 5I beschrieben,Störstellenionenin die Siliciumschicht 120 des SOI-Substrats implantiert,die durch Strukturieren der dielektrischen Doppel-ONO-Schichten 500 freigelegtist, um so eine erste Diffusionsschicht 121 zu bilden.
    [0069] Bezugnehmendauf 6I werden zweite isolierendeAbstandshalter 750 an den freigelegten Seitenwänden derersten isolierenden Abstandshalter 710 und an den Seitenwänden derersten und der zweiten Gate-Elektrode 551 und 553 sowieden darunterliegenden dielektrischen Doppel-ONO-Schichten 500 gebildet.Um die zweiten isolierenden Abstandshalter 750 zu bilden,wird ein isolierendes Material aufgebracht und dann unter Verwendungeines anisotropen Ätzprozessesgeätzt.Es werden Störstellenionenin die freigelegte Siliciumschicht 120 implantiert, wodurcheine zweite Diffusionsschicht 125 gebildet wird. Danachwird die isolierende Deckschicht 950, die auf der zweitenleitfähigenSchicht 900 verblieben sein kann, selektiv entfernt, bisdie Oberseite der zweiten leitfähigenSchicht 900 freigelegt ist. Aus der zweiten leitfähigen Schicht 900 wird einedritte Gate-Elektrode, die unabhängigvon der ersten Gate-Elektrode 551 und der zweiten Gate-Elektrode 553 ist.
    [0070] Bezugnehmendauf 6J wird eine dritte Silicidschicht 1950 gebildet,um mit der zweiten leitfähigenSchicht 900 elektrisch verbunden zu werden, und eine zweiteSilicidschicht 920 wird gebildet, um über die zweite Diffusionsschicht 125 mitder ersten Diffusionsschicht 121 elektrisch verbunden zuwerden. Wenn die zweite leitfähigeSchicht 900 vorzugsweise aus leitfähigem Polysilicium gebildetwird, werden die dritte Silicidschicht 1950 und die zweiteSilicidschicht 920 selektiv unter Verwendung einer Silicidierunggebildet.
    [0071] Danachkönnennachfolgende Prozesse gemäß einemtypischen Verfahren zur Herstellung eines Halbleiterbauelementsfolgen.
    [0072] Sowerden in der zweiten Ausführungsform derErfindung unter Verwendung der zuvor unter Bezugnahme auf die 6A bis 6J beschriebenen Prozesse sowohl zweiteiligeund symmetrische, dielektrische Doppel- ONO-Schichten 500 als auchdrei unabhängigeGate-Elektroden gebildet.
    [0073] Einedritte Ausführungsformder Erfindung bezieht sich anders als die erste Ausführungsform aufeinen transformierten SONOS-Speicher mit einer einzelnen Gate-Elektrode.Die 7A bis 7K sind schematische Querschnittansichten,welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typgemäß der drittenAusführungsform derErfindung darstellen. Die gleichen Bezugszeichen in der ersten,der zweiten und der dritten Ausführungsformrepräsentierenjeweils gleiche oder funktionell äquivalente Elemente.
    [0074] Bezugnehmendauf 7A wird, wie unter Bezugnahmeauf 5A beschrieben,ein Silicium(120)-auf-Isolator(110)-Substrat alsAusgangsmaterial zur Herstellung eines SONOS-Speichers präpariert.Dann werden eine erste Pufferschicht 630 und eine zweitePufferschicht 600 gebildet. Wie auch unter Bezugnahme auf 5B beschrieben, wird die zweitePufferschicht 600 währendder Strukturierung einer nachfolgenden dielektrischen ONO-Schicht 500 alsOpferschicht verwendet. Die erste Pufferschicht 630 wirddazu verwendet, eine Ätzschädigung derSiliciumschicht 120 währendder Strukturierung oder Entfernung der zweiten Pufferschicht 600 zuverhindern. Die zweite Pufferschicht 600 kann als Kontaktstellenschichtoder als Ätzstopperfungieren. So kann die erste Pufferschicht 630 aus einemanderen isolierenden Material als die zweite Pufferschicht 600 gebildetwerden und weist eine Ätzselektivität bezüglich derzweiten Pufferschicht 600 auf. Danach wird, wie auch unterBezugnahme auf 5B beschrieben,die zweite Pufferschicht 600 unter Verwendung eines anisotropen Ätzprozessesstrukturiert, wodurch ein Graben 601 erzeugt wird.
    [0075] Bezugnehmendauf 7B wird ein Teilder ersten Pufferschicht 630, der möglicherweise auf dem unterenTeil des Grabens 601 verblieben ist, unter Verwendung einesNassätzprozessesentfernt, bis die Oberseite der Siliciumschicht 120 freigelegt ist.Danach wird eine dielektrische ONO-Schicht 500 für einenSpeicher auf einem Si-Kanalbereich der Siliciumschicht 120 undan den Seitenwändendes Grabens 601 der zweiten Pufferschicht 600 gestapelt. Hierbeikann die dielektrische ONO-Schicht 500 durchein bekanntes Verfahren gebildet werden. Im Wesentlichen kann, wieauch unter Bezugnahme auf 5B beschrieben,jede der Siliciumoxidschichten 500a und 500c auseiner thermischen Oxidschicht oder einer CVD-Schicht gebildet werden.Die in den 7B bis 7K gezeigte Oxidschicht 500a istdurch einen thermischen Oxidationsschritt gebildet. Aus diesem Grundwird die Oxidschicht 500a nicht an den Seitenwänden desGrabens 601 in der zweiten Pufferschicht 600 gebildet,die aus einer Nitridschicht bestehen kann. Die Nitridschicht 500b unddie Oxidschicht 500c könnendurch einen CVD-Prozess erzeugt werden, was dazu führt, dassdiese zwei Schichten an den Seitenwänden des Grabens 601 vorhandensind.
    [0076] Bezugnehmendauf 7C werden, wie auchunter Bezugnahme auf 5C beschrieben, ersteleitfähigeAbstandshalter 700 auf der dielektrischen ONO-Schicht 500 erzeugt,die an den Innenwändendes Grabens 601 ausgebildet ist. Die ersten leitfähigen Abstandshalter 700 können ausleitfähigemSilicium gebildet sein.
    [0077] Bezugnehmendauf 7D wird ein Teilder dielektrischen ONO-Schicht 500, die durch die ersten leitfähigen Abstandshalter 700 freigelegtist, unter Verwendung der ersten leitfähigen Abstandshalter 700 als Ätzmaskeselektiv entfernt. Wie unter Bezugnahme auf 5D beschrieben, wird vorzugsweise einanisotroper Ätzprozessverwendet. So wird die Siliciumschicht 120 des SOI-Substratsfreigelegt. Der anisotrope Ätzprozessentfernt außerdemdie dielektrischen ONO-Schichtteile, die auf der Oberseite der zweitenPufferschicht 600 ausgebildet sind, wodurch die Oberseiteder zweiten Pufferschicht 600 freigelegt wird.
    [0078] Bezugnehmendauf 7E wird, wie auch unterBezugnahme auf 5E beschrieben,eine dielektrische Gate-Schicht 800 auf der freigelegtenSiliciumschicht 120 derart gebildet, dass ein konkaver Bereich 801 zwischenden ersten leitfähigenAbstandshaltern 700 gebildet wird. Hierbei kann sich die dielektrischeGate-Schicht 800 auf der zweiten Pufferschicht 600 erstrecken,die währenddes Ätzprozessesfreigelegt wurde, der unter Bezugnahme auf 7D beschrieben wurde. Die dielektrische Gate-Schicht 800 wirdaus Siliciumoxid unter Verwendung von thermischer Oxidation oderCVD erzeugt.
    [0079] Bezugnehmendauf 7F wird, wie unter Bezugnahmeauf 5F beschrieben,eine zweite leitfähigeSchicht 900 auf der dielektrischen Gate-Schicht 800 gebildet,um den konkaven Bereich 801 zu füllen, d.h. einen Zwischenraumzwischen den ersten leitfähigenAbstandshaltern 700. Die Oberseite der zweiten leitfähigen Schicht 900 wirdauf einem niedrigeren Niveau als die Oberseite der ersten leitfähigen Abstandshalter 700 unterVerwendung der gleichen Prozedur gebildet, wie unter Bezugnahme auf 5F beschrieben. Die zweiteleitfähigeSchicht 900 kann aus leitfähigem Silicium gebildet werden.
    [0080] Bezugnehmendauf 7G wird, wie unter Bezugnahmeauf 5G beschrieben,ein Teil der dielektrischen Gate-Schicht 800, der durchdie zweite leitfähigeSchicht 900 freigelegt ist, unter Verwendung eines erstenNassätzprozessesselektiv entfernt, um die Oberseite der ersten leitfähigen Abstandshalter 700 unddie Oberseite der zweiten Pufferschicht 600 freizulegen.Danach wird, wie auch unter Bezugnahme auf 5G beschrieben, die zweite Pufferschicht 600,die durch das selektive Ätzender dielektrischen Gate-Schicht 800 freigelegt ist, unter Verwendungeines zweiten Nassätzprozessesselektiv entfernt. Hierbei kann, wenn die zweite Pufferschicht 600 vorzugsweiseaus einem isolierenden Material gebildet ist, das demjenigen derSiliciumnitridschicht 500b der dielektri schen ONO-Schicht 500, zumBeispiel Siliciumnitrid, entspricht, ein Teil der freigelegten Siliciumnitridschicht 500b derdielektrischen ONO-Schicht 500 ebenfallsentfernt werden, währenddie zweite Pufferschicht 600 entfernt wird. Trotzdem kanneine dielektrische ONO-Schicht, welche die Siliciumschicht 120 berührt undals wesentliche dielektrische ONO-Gate-Schicht 500 in demSONOS verwendet wird, durch die obere Siliciumoxidschicht 500c derdielektrischen ONO-Schicht 500 geschützt werden.
    [0081] Bezugnehmendauf 7H wird ein Teilder dielektrischen ONO-Schicht 500, der durch die ersten leitfähigen Abstandshalter 700 (d.heinen Teil der unteren Siliciumoxidschicht 500a und denverbleibenden Teil der ersten Pufferschicht 630) freigelegt ist,unter Verwendung der ersten leitfähigen Abstandshalter 700 undder zweiten leitfähigenSchicht 900 als Ätzmaskeselektiv entfernt. So werden dielektrische Doppel-ONO-Schichten 500 strukturiert.Anders als bei der ersten Ausführungsformerstreckt sich auch nach der Strukturierung der dielektrischen ONO-Schicht 500 dieSiliciumoxidschicht 500c der dielektrischen ONO-Schicht 500 weiterhinbis zu den Seitenwändender ersten leitfähigenAbstandshalter 700. Trotzdem wird die strukturierte dielektrische ONO-Schicht 500 alswesentliche dielektrische ONO-Schicht des SONOS wie in der erstenAusführungsformverwendet.
    [0082] Bezugnehmendauf 7I werden, wie auch unterBezugnahme auf 5I beschrieben,Störstellenionenin die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturierender dielektrischen Doppel-ONO-Schichten 500 freigelegtwurde, um so eine erste Diffusionsschicht 121 zu bilden.
    [0083] Bezugnehmendauf 7J werden, wie auchunter Bezugnahme auf 5J beschrieben,auf der oberen Siliciumoxidschicht 500c der dielektrischenONO-Schicht 500 zwei isolierende Abstandshalter 750 ge bildet,die sich auch an den Seitenwändender ersten leitfähigenAbstandshalter 700 erstrecken. Danach werden, wie auchunter Bezugnahme auf 5J beschrieben,Störstellenionenunter Verwendung der zweiten isolierenden Abstandshalter 750 alsIonenimplantationsmaske in die freigelegte Siliciumschicht 120 implantiert,wodurch eine zweite Diffusionsschicht 125 gebildet wird.
    [0084] Bezugnehmendauf 7K wird, wie auch unterBezugnahme auf 5K beschrieben,eine erste Silicidschicht 910 gebildet, um die ersten leitfähigen Abstandshalter 700 mitder zweiten leitfähigen Schicht 900 elektrischzu verbinden, und eine zweite Silicidschicht 920 wird gebildetund überdie zweite Diffusionsschicht 125 mit der ersten Diffusionsschicht 121 elektrischverbunden.
    [0085] Danachkönnengemäß einemtypischen Verfahren zur Herstellung eines Halbleiterbauelementsnachfolgende Prozesse folgen.
    [0086] Sowerden in der dritten Ausführungsform derErfindung durch Verwenden der vorstehend unter Bezugnahme auf die 7A bis 7K beschriebenen Prozesse zweiteiligeund symmetrische dielektrische Doppel-ONO-Schichten 500 gebildet.
    [0087] Einevierte Ausführungsformder Erfindung bezieht sich anders als die erste Ausführungsform unddie dritte Ausführungsformauf ein weiteres transformiertes Beispiel eines SONOS mit einereinzelnen Gate-Elektrode.Die 8A bis 8J sind schematische Querschnittansichten,welche die Herstellung eines SONOS-Speichers vom Doppel-ONO-Typ gemäß der viertenAusführungsformder Erfindung darstellen. Die gleichen Bezugszeichen in der ersten undder vierten Ausführungsformrepräsentierenjeweils gleiche oder funktionell äquivalente Elemente.
    [0088] Bezugnehmendauf 8A wird, wie auch unterBezugnahme auf 5A beschrieben,ein Silicium(120)-auf-Isolator(110)-Substrat alsAusgangsmaterial zur Herstellung eines SONOS-Speichers bereitgestellt.Danach wird, wie auch unter Bezugnahme auf 5B beschrieben, eine dielektrische ONO-Schicht 500 gebildet,und eine Pufferschicht 600 mit einem Graben 601 wirdauf dem SOI-Substrat dort gebildet, wo die dielektrische ONO-Schicht 500 ausgebildetist. Als nächsteswerden erste isolierende Abstandshalter 770 an den Innenwänden des Grabens 601 gebildet.Hierbei könnendie ersten isolierenden Abstandshalter 770 anders als diein 5C gezeigten erstenleitfähigenAbstandshalter 700 aus einem anderen isolierenden Materialals jenem der Pufferschicht 600 oder aus einem Photoresistmaterialgebildet werden. Die ersten isolierenden Abstandshalter 770 werdenanders als die ersten isolierenden Abstandshalter 710 inder zweiten Ausführungsformals Opferschicht verwendet.
    [0089] Bezugnehmendauf 8B wird, wie auch unterBezugnahme auf 5D beschrieben,ein Teil der dielektrischen ONO-Schicht 500, der durchdie ersten isolierenden Abstandshalter 770 freigelegt ist, unterVerwendung der ersten isolierenden Abstandshalter 770 als Ätzmaskeentfernt, um so die dielektrische ONO-Schicht 500 in zweiTeile zu separieren.
    [0090] Bezugnehmendauf 8C werden die erstenisolierenden Abstandshalter 770 entfernt.
    [0091] Bezugnehmendauf 8D wird ein Teilder oberen Siliciumoxidschicht 500c, der durch Entfernender ersten isolierenden Abstandshalter 770 freigelegt ist,unter Verwendung der Pufferschicht 600 als Ätzmaskeselektiv entfernt, um so einen Teil der Siliciumnitridschicht 500b freizulegen.
    [0092] Bezugnehmendauf 8E wird, wie auch unterBezugnahme auf 5E beschrieben,eine dielektrische Gate-Schicht 800 gebildet, um die freigelegteSiliciumschicht 120, die freigelegte Siliciumnitridschicht 500b unddie Pufferschicht 600 zu bedecken. Die dielektrische Gate-Schicht 800 kannzum Beispiel unter Verwendung thermischer Oxidation oder CVD ausSiliciumoxid gebildet werden.
    [0093] Bezugnehmendauf 8F wird eine leitfähige Schicht 930 aufder dielektrischen Gate-Schicht 800 gebildet, um einenZwischenraum in der Pufferschicht 600 zu füllen. DieleitfähigeSchicht 930 kann aus verschiedenen leitfähigen Materialiengebildet werden, z.B. aus leitfähigemPolysilicium. Die leitfähigeSchicht 930 wird durch deckende Deposition gebildet, gefolgtvon einem Ätzvorgangunter Verwendung eines Rückätzprozessesoder CMP oder beiden, so dass die leitfähige Schicht 930 aufdas Innere des Grabens 601 beschränkt wird.
    [0094] Bezugnehmendauf 8G wird, wie auch unterBezugnahme auf 5G beschrieben,ein Teil der dielektrischen Gate-Schicht 800, der durchdie leitfähigeSchicht 930 freigelegt ist, selektiv entfernt, bis dieOberseite der Pufferschicht 600 freigelegt ist. Hierbeiwird vorzugsweise ein erster Nassätzprozess verwendet. Danachwird, wie auch unter Bezugnahme auf 5G beschrieben,die freigelegte Pufferschicht 600 unter Verwendung eineszweiten Nassätzprozessesselektiv entfernt, wodurch die Oberseite der dielektrischen ONO-Schicht 500 freigelegt wird.
    [0095] Bezugnehmendauf 8H wird ein freigelegterTeil der dielektrischen ONO-Schicht 500 unter Verwendungder leitfähigenSchicht 930 und der dielektrischen Gate-Schicht 800 als Ätzmaskeselektiv entfernt. Auf diese Weise entstehende dielektrische Doppel-ONO-Schichten 500' bestehen imWesentlichen aus neuen Elementen, d.h. dem verbliebenen Teil 800a derdielektrischen Gate-Schicht 800, der Siliciumnitridschicht 500b undder unteren Siliciumoxidschicht 500a.
    [0096] Bezugnehmendauf 8I werden, wie unterBezugnahme auf 5I beschrieben,Störstellenionenin die Siliciumschicht 120 des SOI-Substrats implantiert, die durch Strukturierender dielektrischen Doppel-ONO-Schichten 500' freigelegtist, wodurch eine erste Diffusionsschicht 121 gebildetwird.
    [0097] Bezugnehmendauf 8J werden zweite isolierendeAbstandshalter 750 an den freigelegten Seitenwänden derdielektrischen Gate-Schicht 800 gebildet. Um die zweitenisolierenden Abstandshalter 750 zu bilden, wird zum Beispieleine Siliciumnitridschicht aufgebracht und dann unter Verwendungeines anisotropen Ätzprozessesgeätzt.Wie auch unter Bezugnahme auf 5J beschrieben,werden Störstellenionenunter Verwendung der zweiten isolierenden Abstandshalter 750 undder Schichten im Inneren der Abstandshalter als Ionienimplantationsmaskein die freigelegte erste Diffusionsschicht 121 implantiert,wodurch eine zweite Diffusionsschicht 125 gebildet wird.
    [0098] Sowird in der vierten Ausführungsformder Erfindung, wie vorstehend unter Bezugnahme auf die 8A bis 8J beschrieben, aus der leitfähigen Schicht 930 eineGate-Elektrode gebildet, und es wird eine SONOS-Zelle mit zweiteiligen separierten dielektrischenDoppel-ONO-Schichten 500' gebildet.
    [0099] Danachkönnengemäß einemtypischen Verfahren zur Herstellung eines Halbleiterbauelementsnachfolgende Prozesse ausgeführtwerden.
    [0100] Inden vorstehend beschriebenen Ausführungsformen kann ein 2-Bit-SONOS-Speicher unter Verwendungvon CHEI durch physikalisches Separieren einer dielektrischen ONO-Schichthergestellt werden, die unter einer Gate-Elektrode angeordnet ist,wobei Umkehrabstandshalter verwendet werden. Durch Separieren derdielektrischen ONO-Schicht in Doppelteile kann die Dispersion vonElektronen und Löchern,die aus Programmier- und Löschvorgängen erhaltenwerden, geeignet eingestellt werden. Außerdem kann, da die Dicke einerdielektrischen Gate-Schicht,die zwischen den zwei separierten dielektrischen ONO-Schichtteilenausgebildet ist, geeignet eingestellt werden kann, ein Kurzkanalphänomen unterdrückt werden.
    [0101] Die 9A und 9B stellen Ladungsverteilungen unterVerwendung eines Simulationsmodells dar und veranschaulichen Vorteiledes SONOS-Speichersvom Doppel-ONO-Typ gemäß den Ausführungsformender Erfindung.
    [0102] Sowohlin 9A als auch in 9B wird angenommen, dassdie Linienbreite einer Gate-Elektrode 0,12μm beträgt und 5V sowie 3V an die Gate- beziehungsweisedie Drain-Elektrode angelegt werden (hierbei sind alle anderen Verbindungengeerdet). Als nächsteswird ein Programmiervorgang durch Anlegen einer mechanischen Spannungwährend1 μs durchgeführt, undin diesem Zustand wird der Grad an Dispersion von eingefangenenLadungen unter Verwendung eines Simulationsmodells gemessen.
    [0103] Messergebnissevon zweiteiligen separierten dielektrischen ONO-Schichten (d.h. ONO(40nm)-Schicht/O(40nm)-Schicht/ONO(40nm)-Schicht) gemäß den Ausführungsformender Erfindung sind in 9A dargestellt.Andererseits zeigt 9B Messergebnisseeiner herkömmlichenStruktur, bei der sich eine dielektrische ONO-Schicht (d.h. eineONO(40nm)-Schicht) überden gesamten Kanalbereich zwischen den Source-/Drain-Übergängen erstreckt.
    [0104] Während 9B eine expansive Dispersion voneingefangenen Ladungen aufgrund einer geringen Kanallänge von0,12μm darstellt,stellt 9A eine künstlichgesteuerte Dispersion von programmierten Ladungen aufgrund der physikalischenSeparation der dielektrischen ONO-Schicht dar. In 9B behindern wegwandernde Ladungen 2-Bit-Operationen.Außerdembringen die wiederholten Programmier- und Löschzyklen eine Akkumulationvon Ladungen in einem mittigen Kanalbereich zwischen Übergängen mitsich, wodurch die Lebensdauer des SONOS verschlechtert wird. DesWeiteren wird die Ladungshaltecharakteristik schlechter, da Ladungenwährendeines Lesevorgangs nach dem Programmieren in Richtung des Kanalbereichsneu verteilt werden. Im Gegensatz dazu kann unter Bezugnahme auf 9A die Erfindung die 2-Bit-Operationen,die Lebensdauer und die Ladungshaltecharakteristik verbessern.
    [0105] Dabeiwerden in den Ausführungsformen Umkehrabstandshalterunter Verwendung einer Pufferschicht mit einem Graben gebildet.So kann eine dielektrische ONO-Schicht, die unter den Abstandshalternanzuordnen ist, auch ohne Vergrößern ihrer Abmessungin Richtung der Gate-Längein Doppelbereiche separiert werden, um eine präzis symmetrische Struktur zuerzeugen. Als Resultat kann ein 2-Bit-SONOS mit einer einzelnenGate-Elektrode und zwei dielektrischen ONO-Schichten unter Verwendungeines Umkehr-Selbstjustierungsprozesses unabhängig von photolithographischenBeschränkungenerhalten werden. Außerdemwird nach der Bildung isolierender Abstandshalter an beiden Seitenwänden einerGate-Elektrode eine Silicidierung ausgeführt, um Widerstandswerte derGate- und Übergangsdiffusionsbereichezu reduzieren.
    [0106] Demzufolgekann, selbst wenn die Linienbreite einer Speichergate-Elektrode 0,10μm oder wenigerbeträgt,ein nicht-flüchtigesSONOS-Speicherbauelementmit einer stabilen 2-Bit-Charakteristik hergestellt werden.
    [0107] BevorzugteAusführungsformender Erfindung wurden hierin offenbart, und wenngleich spezifischeAusdrückeverwenden werden, werden sie lediglich in einem generischen undbeschreibenden Sinn und nicht zwecks Beschränkung verwendet. Zum Beispielwird die Nitridschicht in den dielektrischen ONO-Schichten als Ladungseinfangschicht verwendet,wie vorstehend beschrieben. Derartige Ladungseinfangschichten weisenLadungseinfangstellen auf, die sowohl für Elektronen als auch für Löcher einegute Einfangfähigkeitbesitzen. Wenngleich die vorstehende Beschreibung der Erfindungunter Bezugnahme auf eine Siliciumnitridschicht erfolgt ist, kannjedes beliebige andere isolierende Material mit einer Ladungseinfangeigenschaft,wie eine Oxidschicht mit Defekten, eine Al2O3-Schicht etc., als Ladungseinfangschichtverwendet werden und ist ebenfalls in den Umfang dieser Erfindungeingeschlossen.
    权利要求:
    Claims (25)
    [1] Verfahren zur Herstellung eines SONOS-Speichersmit folgenden Schritten: – Bildeneiner dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500)auf einem Substrat (110, 120), – Bildeneiner Pufferschicht (600) auf der dielektrischen ONO-Schicht, wobei diePufferschicht einen Graben (601) aufweist, der einen Teilder Oberfläche derdielektrischen ONO-Schicht freilegt, – Bilden von ersten leitfähigen Abstandshaltern(700) an Innenwändendes Grabens, – Separierender dielektrischen ONO-Schicht in wenigstens zwei Teile durch selektivesEntfernen des freigelegten Teils der dielektrischen ONO-Schichtunter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske, – Bildeneiner dielektrischen Gate-Schicht (800) auf dem durch dieSeparation der dielektrischen ONO-Schicht freigelegten Substrat,wobei sich die dielektrische Gate-Schicht auf freigelegten Seitenwänden derseparierten dielektrischen ONO-Schicht,auf den ersten leitfähigenAbstandshaltern im Inneren des Grabens und auf der Oberseite derPufferschicht erstreckt, – Bildeneiner zweiten leitfähigenSchicht (900) auf der dielektrischen Gate-Schicht, um einenZwischenraum zwischen den Innenwändendes Grabens zu füllen, – Entfernender dielektrischen Gate-Schicht, die durch die zweite leitfähige Schichtfreigelegt ist, – Entfernender Pufferschicht unter Verwendung der ersten leitfähigen Abstandshalterals Ätzmaskeund – Strukturierender zwei separierten dielektrischen ONO-Schichten durch selektives Entferneneines Teils jeder der se parierten dielektrischen ONO-Schichten,der durch die Entfernung der Pufferschicht freigelegt ist, unterVerwendung der ersten leitfähigenAbstandshalter als Ätzmaske.
    [2] Verfahren nach Anspruch 1, weiter gekennzeichnetdurch – Bildeneiner ersten Diffusionsschicht (121) durch Implantierenvon Störstellenionenin einen Bereich des Substrats außerhalb des Grabens, der durch Strukturierender zwei separierten dielektrischen ONO-Schichten freigelegt ist, – Bildenvon zweiten isolierenden Abstandshaltern (750) an freigelegtenSeitenwändender zwei separierten, strukturierten dielektrischen ONO-Schichten undder ersten leitfähigenAbstandshalter und – Bildeneiner zweiten Diffusionsschicht (125) durch Implantierenvon Störstellenionenin die erste Diffusionsschicht unter Verwendung der zweiten isolierendenAbstandshalter als Ionenimplantationsmaske.
    [3] Verfahren nach Anspruch 2, dadurch gekennzeichnet,dass die zweiten isolierenden Abstandshalter auf Siliciumoxid oderSiliciumnitrid unter Verwendung von chemischer Gasphasenabscheidungoder thermischer Oxidation gebildet werden.
    [4] Verfahren zur Herstellung eines SONOS-Speichers mitfolgenden Schritten: – Bildeneiner dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500)auf einem Substrat (110, 120), – Bildeneiner ersten leitfähigenSchicht (550) auf der dielektrischen ONO-Schicht, – Bildeneiner Pufferschicht (600) auf der ersten leitfähigen Schicht,wobei die Pufferschicht einen Graben (601) aufweist, dereinen Teil der Oberflächeder ersten leitfähigenSchicht freilegt, – Bildenvon ersten isolierenden Abstandshaltern (710) an Innenwänden desGrabens, – Separierender ersten leitfähigenSchicht und der darunterliegenden dielektrischen ONO-Schicht in wenigstenszwei Teile durch sequentielles Entfernen des freigelegten Teilsder ersten leitfähigenSchicht und der dielektrischen ONO-Schicht, die darunter angeordnetist, unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske, – Bildeneiner dielektrischen Gate-Schicht (800) auf dem durch dieSeparation der dielektrischen ONO-Schicht freigelegten Substrat,wobei sich die dielektrische Gate-Schicht auf freigelegten Seitenwänden derseparierten ersten leitfähigenSchicht und der darunterliegenden dielektrischen ONO-Schicht sowieauf den ersten isolierenden Abstandshaltern im Inneren des Grabensund auf der Oberseite der Pufferschicht erstreckt, – Bildeneiner zweiten leitfähigenSchicht (900) auf der dielektrischen Gate-Schicht, um einenZwischenraum zwischen den Innenwändendes Grabens zu füllen, – Entfernender durch die zweite leitfähigeSchicht freigelegten dielektrischen Gate-Schicht, – Entfernender Pufferschicht unter Verwendung der ersten isolierenden Abstandshalterals Ätzmaskeund – Strukturierender zwei separierten ersten leitfähigen Schichten und der darunterliegendendielektrischen ONO-Schichten durch sequentielles und selektivesEntfernen eines Teils der ersten leitfähigen Schicht, der durch Entfernender Pufferschicht freigelegt wurde, sowie eines Teils jeder derseparierten dielektrischen ONO-Schichten, der sich darunter befindet,unter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske.
    [5] Verfahren nach Anspruch 4, dadurch gekennzeichnet,dass die dielektrische Gate-Schicht die ersten isolierenden Abstandshaltervon der zweiten leitfähigenSchicht isoliert, so dass die zweite leitfähige Schicht und die zwei separiertenund strukturierten ersten leitfähigenSchichten als unabhängige Gate-Elektrodenbetreibbar sind.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,dass das Bilden der zweiten leitfähigen Schicht folgende Schritteumfasst: – Aufbringender zweiten leitfähigenSchicht auf der dielektrischen Gate-Schicht, um einen Zwischenraumzwischen den Innenwändendes Grabens vollständigzu füllen,und – Freilegeneines Teils der dielektrischen Gate-Schicht, der sich auf der Pufferschichterstreckt, durch Ätzender zweiten leitfähigenSchicht unter Verwendung eines Rückätzprozessesoder eines chemisch-mechanischen Poliervorgangs oder beidem.
    [7] Verfahren nach einem der Ansprüche 4 bis 6, weiter gekennzeichnetdurch folgende Schritte: – Bildeneiner ersten Diffusionsschicht (121) durch Implantierenvon Störstellenionenin einen Bereich des Substrats außerhalb des Grabens, der durch Strukturierender zwei separierten ersten leitfähigen Schichten und der darunterliegendendielektrischen ONO-Schichten freigelegt ist, – Bildenvon zweiten isolierenden Abstandshaltern an freigelegten Seitenwänden derzwei separierten, strukturierten, dielektrischen ONO-Schichten,wobei sich die zweiten isolierenden Abstandshalter an freigelegtenSeitenwändender ersten leitfähigen Schichtenund der ersten isolierenden Abstandshalter erstrecken, und – Bildeneiner zweiten Diffusionsschicht (150) durch Implantierenvon Störstellenionenin die erste Diffusionsschicht unter Verwendung der zweiten isolierendenAbstandshalter als Ionenimplantationsmaske.
    [8] Verfahren nach Anspruch 7, weiter gekennzeichnetdurch einen Silicidierungsprozess zur selektiven Bildung einer erstenSilicidschicht (1950) auf der zweiten leitfähigen Schichtund zur selektiven Bildung einer zweiten Silicidschicht (920)auf der zweiten Diffusionsschicht.
    [9] Verfahren nach Anspruch 8, weiter gekennzeichnetdurch folgende Schritte: – Bildeneiner isolierenden Deckschicht (950) auf der zweiten leitfähigen Schichtvor dem Entfernen der durch die zweite leitfähige Schicht freigelegten dielektrischenGate-Schicht und – Entfernender isolierenden Deckschicht vor dem Durchführen des Silicidierungsprozesses.
    [10] Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet,dass die erste leitfähige Schichtund die zweite leitfähigeSchicht aus leitfähigemSilicium gebildet sind.
    [11] Verfahren nach Anspruch 10, dadurch gekennzeichnet,dass die isolierende Deckschicht durch Oxidieren der Oberseite deraus leitfähigemSilicium gebildeten, zweiten leitfähigen Schicht bis zu einervorgegebenen Tiefe gebildet wird.
    [12] Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet,dass die ersten isolierenden Abstandshalter aus einem Material mit Ätzselektivität bezüglich derPufferschicht bestehen.
    [13] Verfahren zur Herstellung eines SONOS-Speichersmit folgenden Schritten: – Bildeneiner dielektrischen Oxid-Nitrid-Oxid(ONO)-Schicht (500)auf einem Substrat (110, 120), – Bildeneiner Pufferschicht auf der dielektrischen ONO-Schicht, wobei diePufferschicht einen Graben aufweist, der einen Teil der Oberfläche derdielektrischen ONO-Schicht freilegt, – Bilden von ersten isolierendenAbstandshaltern (700) an Innenwänden des Grabens, – Separierender dielektrischen ONO-Schicht in wenigstens zwei Teile durch selektivesEntfernen des freigelegten Teils der dielektrischen ONO-Schichtunter Verwendung der ersten isolierenden Abstandshalter als Ätzmaske, – selektivesEntfernen der ersten isolierenden Abstandshalter, – Freilegeneines Teils der Nitridschicht durch selektives Entfernen der oberenOxidschicht eines Teils der separierten dielektrischen ONO-Schicht,der durch Entfernen der ersten isolierenden Abstandshalter freigelegtist, – Bildeneiner dielektrischen Gate-Schicht (800) auf dem Substrat,das durch die Separation der dielektrischen ONO-Schicht freigelegtist, wobei sich die dielektrische Gate-Schicht auch auf der Nitridschicht undder Pufferschicht erstreckt, – Bilden einer leitfähigen Schicht(900) auf der dielektrischen Gate-Schicht, um einen Zwischenraumzwischen den Innenwändendes Grabens zu füllen, – Entferneneines Teils der dielektrischen Gate-Schicht, der durch die leitfähige Schichtfreigelegt ist, – Entfernender Pufferschicht unter Verwendung der leitfähigen Schicht als Ätzmaskeund – Strukturierender zwei separierten dielektrischen ONO-Schichten durch selektives Entferneneines Teils der dielektrischen ONO-Schicht, der durch Entfernender Pufferschicht freigelegt ist, unter Verwendung der leitfähigen Schichtals Ätzmaske.
    [14] Verfahren nach Anspruch 13, dadurch gekennzeichnet,dass die ersten isolierenden Abstandshalter Opferschichten sind,die aus einem anderen isolierenden Material als jenem der Pufferschichtoder aus einem Photoresistmaterial gebildet sind.
    [15] Verfahren nach Anspruch 13 oder 14, weiter gekennzeichnetdurch folgende Schritte: – Bildeneiner ersten Diffusionsschicht (121) durch Implantierenvon Störstellenionenin einen Teil des Substrats außerhalbdes Grabens, der durch Strukturieren der zwei separierten dielektrischen ONO-Schichtenfreigelegt ist, – Bildenvon zweiten isolierenden Abstandshaltern (750) an den freigelegtenSeitenwändender zwei separierten, strukturierten, dielektrischen ONO-Schichten,wobei sich die zweiten isolierenden Abstandshalter an einer freigelegtenSeitenwand der dielektrischen Gate-Schicht erstrecken, welche dieerste leitfähigeSchicht umgibt, und – Bildeneiner zweiten Diffusionsschicht (125) durch Implantierenvon Störstellenionenin die erste Diffusionsschicht unter Verwendung der zweiten isolierendenAbstandshalter als Ionenimplantationsmaske.
    [16] Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet,dass die leitfähige Schichtaus leitfähigemSilicium gebildet ist.
    [17] Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet,dass das Bilden der leitfähigenSchicht folgende Schritte umfasst: – Aufbringen der leitfähigen Schichtauf der dielektrischen Gate-Schicht,um einen Zwischenraum zwischen den Innenwänden des Grabens vollständig zu füllen, und – Freilegeneines Teils der dielektrischen Gate-Schicht, der sich auf der Pufferschichterstreckt, durch Ätzender leitfähigenSchicht unter Verwendung eines Rückätzprozessesoder eines chemisch-mechanischen Poliervorgangs oder beidem.
    [18] Verfahren zur Herstellung eines SONOS-Speichersmit folgenden Schritten: – Bildeneiner ersten Pufferschicht (630) auf einem Substrat (110, 120), – Bildeneiner zweiten Pufferschicht (600) auf der ersten Pufferschicht,wobei die zweite Pufferschicht eine Ätzselektivität bezüglich derersten Pufferschicht aufweist und einen Graben (601) beinhaltet,der einen Teil der Oberflächeder ersten Pufferschicht freilegt, – Entfernen des Teils der erstenPufferschicht auf einem Bodenteil des Grabens, bis das darunterangeordnete Substrat freigelegt ist, – Bilden einer dielektrischenOxid-Nitrid-Oxid(ONO)-Schicht auf der freigelegten Substratoberfläche undan Innenwändendes Grabens, – Bildenvon ersten leitfähigenAbstandshaltern (700) auf der dielektrischen ONO-Schicht,die an den Innenwändendes Grabens ausgebildet ist, – Separieren der dielektrischenONO-Schicht in wenigstens zwei Teile durch selektives Entfernender dielektrischen ONO-Schichtunter Verwendung der ersten leitfähigen Abstandshalter als Ätzmaske,bis das darunter angeordnete Substrat freigelegt ist, – Bildeneiner dielektrischen Gate-Schicht (800) auf dem durch dieSeparation der dielektrischen ONO-Schicht freigelegten Substrat,wobei sich die dielektrische Gate-Schicht auch auf freigelegtenSeitenwändender ersten leitfähigenAbstandshalter und auf der Oberseite der zweiten Pufferschicht erstreckt, – Bildeneiner zweiten leitfähigenSchicht (900) auf der dielektrischen Gate-Schicht, um einenZwischenraum zwischen beiden Seitenwänden des Grabens zu füllen, – Entfernender durch die zweite leitfähigeSchicht freigelegten dielektrischen Gate-Schicht, – Entfernender zweiten Pufferschicht unter Verwendung der ersten leitfähigen Abstandshalterals Ätzmaskeund – Strukturierender zwei separierten dielektrischen ONO-Schichten durch selektives Entferneneines Teils der dielektrischen ONO-Schichten, der durch Entfernender Pufferschicht freigelegt ist, unter Verwendung der ersten leitfähigen Abstandshalterals Ätzmaske.
    [19] Verfahren nach Anspruch 18, dadurch gekennzeichnet,dass das Bilden der zweiten leitfähigen Schicht folgende Schritteumfasst: – Aufbringender zweiten leitfähigenSchicht auf der dielektrischen Gate-Schicht, um einen Zwischenraumzwischen Innenwändendes Grabens vollständigzu füllen,und – Freilegeneines Teils der dielektrischen Gate-Schicht, der sich auf der zweitenPufferschicht erstreckt, durch Ätzender zweiten leitfähigenSchicht unter Verwendung eines Rückätzprozessesoder eines chemisch-mechanischen Poliervorgangs oder beidem.
    [20] Verfahren nach einem der Ansprüche 6 bis 12 und 19, dadurchgekennzeichnet, dass der Ätzvorgangder zweiten leitfähigenSchicht durchgeführt wird,bis eine Oberseite der zweiten leitfähi gen Schicht auf einem niedrigerenNiveau als die Oberseite der ersten leitfähigen Abstandshalter liegt.
    [21] Verfahren nach einem der Ansprüche 18 bis 20, weiter gekennzeichnetdurch folgende Schritte: – Bildeneiner ersten Diffusionsschicht (121) durch Implantierenvon Störstellenionenin einen Teil des Substrats, der durch Strukturieren der dielektrischen ONO-Schichtfreigelegt ist, – Bildenvon zweiten isolierenden Abstandshaltern (750) auf freigelegtenSeitenwändender strukturierten dielektrischen ONO-Schicht, wobei sich die zweiten isolierendenAbstandshalter an einer freigelegten Seitenwand der oberen Oxidschichtder dielektrischen ONO-Schicht erstrecken, welche die ersten leitfähigen Abstandshalterumgibt, und – Bildeneiner zweiten Diffusionsschicht (125) durch Implantierenvon Störstellenionenin die erste Diffusionsschicht unter Verwendung der zweiten isolierendenAbstandshalter als Ionenimplantationsmaske.
    [22] Verfahren nach einem der Ansprüche 2, 3 und 18 bis 21, weitergekennzeichnet durch einen Silicidierungsprozess zum selektivenBilden einer ersten Silicidschicht auf den ersten leitfähigen Abstandshalternund der zweiten leitfähigenSchicht, um die ersten leitfähigenAbstandshalter mit der zweiten leitfähigen Schicht zu verbinden,und einer zweiten Silicidschicht auf der zweiten Diffusionsschicht.
    [23] Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet,dass die ersten leitfähigenAbstandshalter und die zweite leitfähige Schicht aus leitfähigem Siliciumgebildet werden.
    [24] Verfahren nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet,dass die dielektrische Gate-Schicht aus Siliciumoxid unter Verwendungvon thermischer Oxidation oder CVD gebildet wird.
    [25] Verfahren nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet,dass statt der Nitridschicht in der dielektrischen ONO-Schicht eine Schichtaus irgendeinem anderen beliebigen isolierenden Material mit einerLadungseinfangeigenschaft verwendet wird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9412750B2|2016-08-09|Fabrication method and structure of semiconductor non-volatile memory device
    TWI624069B|2018-05-11|Floating gate memory cell in vertical memory
    US9231115B2|2016-01-05|Semiconductor device and manufacturing method thereof
    JP5538838B2|2014-07-02|半導体装置およびその製造方法
    US8390048B2|2013-03-05|Method of manufacturing a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory device
    US7915666B2|2011-03-29|Nonvolatile semiconductor memory devices with charge injection corner
    US6709922B2|2004-03-23|Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices
    US6756633B2|2004-06-29|Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
    US5494838A|1996-02-27|Process of making EEPROM memory device having a sidewall spacer floating gate electrode
    US8928060B2|2015-01-06|Architecture to improve cell size for compact array of split gate flash cell
    JP3983094B2|2007-09-26|不揮発性半導体記憶装置の製造方法
    US9892790B2|2018-02-13|Method of programming a continuous-channel flash memory device
    US7482233B2|2009-01-27|Embedded non-volatile memory cell with charge-trapping sidewall spacers
    US7169668B2|2007-01-30|Method of manufacturing a split-gate flash memory device
    US6674120B2|2004-01-06|Nonvolatile semiconductor memory device and method of operation thereof
    US6686243B2|2004-02-03|Fabrication method for flash memory
    TWI517297B|2016-01-11|具有多晶矽層間電荷捕捉結構之浮動閘極記憶體裝置
    JP4417145B2|2010-02-17|ノッチゲートを利用したローカルｓｏｎｏｓ構造を有する不揮発性半導体メモリ素子及びその製造方法
    DE102004060171B4|2006-09-28|Charge-trapping-Speicherzelle und deren Herstellungsverfahren
    JP5878797B2|2016-03-08|半導体装置およびその製造方法
    JP4936644B2|2012-05-23|窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法
    KR100634266B1|2006-10-13|불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법
    JP5734744B2|2015-06-17|半導体装置およびその製造方法
    DE10203762B4|2007-04-19|Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
    JP3973819B2|2007-09-12|半導体記憶装置およびその製造方法
    同族专利:
    公开号 | 公开日
    CN1534769A|2004-10-06|
    JP4608232B2|2011-01-12|
    US7005349B2|2006-02-28|
    FR2853453B1|2006-06-09|
    KR20040085663A|2004-10-08|
    DE102004017164B4|2011-01-05|
    US20060086953A1|2006-04-27|
    JP2004312009A|2004-11-04|
    JP5285671B2|2013-09-11|
    US7511334B2|2009-03-31|
    JP2011003921A|2011-01-06|
    FR2853453A1|2004-10-08|
    ITMI20040637A1|2004-06-30|
    KR100480645B1|2005-03-31|
    CN100345284C|2007-10-24|
    US20040197995A1|2004-10-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-10-28| OP8| Request for examination as to paragraph 44 patent law|
    2011-06-30| R020| Patent grant now final|Effective date: 20110405 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]